SR 래치 (Set/Reset Latch) [논리 순차회로]

SR 래치(Set/Reset Latch)는 가장 기본적인 메모리 회로 중 하나로, 입력 상태에 따라 1비트 값을 “기억”하는 회로입니다. 보통 디지털 논리 회로, 플립플롭, 레지스터 등의 기초가 됩니다. 

래치/플립플롭은 전자공학에서 1 비트의 정보를 보관, 유지할 수 있는 회로이며 순차 회로의 기본요소입니다. 조합논리회로에 비해 래치/플립플롭은 이전상태를 계속 유지하여 저장합니다. 일반 조합회로와 달리 데이터 상태를 저장할 수 있다는 것은 매우 구분되는 특징입니다. SR 래치는 하나당 1비트의 정보를 저장할 수 있으므로 8개의 SR 래치가 있다면 1바이트의 메모리가 될 수 있습니다.

latch 1. 걸쇠 2. 걸쇠를 걸다 3. 자물쇠

 

설명

래치는 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로입니다. 따라서 출력 Q을 0 또는 1로 토글하는 상태전이가 필요합니다. 래치 종류에 따라 입력은 한 개 또는 두 개를 사용합니다.

논리 회로 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있습니다. 즉, 입력 신호가 들어와도 입력 시기를 조절하여 Q의 상태변화가 없도록 하는 제어 신호가 있고, 이것으로 입력을 무시하거나 또는 출력에 반영할 수 있습니다. 이때 사용하는 신호가 게이트(gate, 또는 enable)이다. 표시는 E(enable, E, EN, G 등으로 표시)로 하고, 입력신호와 별도의 제어 입력이 같이 있습니다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)라고 합니다. E 신호가 없을 경우는 입력의 상태가 바로 반영됩니다.

Enable 신호 여부 차이

SR 래치는 가장 간단한 순차회로입니다. 여기서 S(set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미입니다. NOR 논리 게이트를 교차 되먹임 입력(Cross Feedback)을 통해 만들어집니다. 저장된 현재 상태출력은 Q로 표시합니다.

 

[참고] 래치와 플립플롭의 차이

디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭과, 입력에 따라 항상 반영되는 래치로 구분됩니다. 래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되므로 래치의 논리회로가 간단합니다. 플립플롭에서는 필요한 클럭 신호는 수정 발진기 등을 이용하여 생성하며 복잡한 회로는 많은 플립플롭이 같은 클럭신호를 사용하므로 전용의 클럭 배선이 필요한 경우도 있습니다. 

 

[참고] 조합회로와 순차회로의 차이

• 조합회로: 입력 신호만으로 출력이 결정되는 회로입니다.
  • 한 번 입력 신호가 결정되면 항상 같은 결과를 반환합니다.
  • 예: 기본 논리 게이트 (AND, OR 등), 가산기, 셀렉터, 멀티플렉서 등
• 순차회로: 이전 상태의 신호와 외부 입력 신호에 따라 출력이 결정되는 회로입니다. 
  • 이전상태가 계속 유지되려면 출력을 입력에 반영하는 되먹임(feedback) 논리회로 구조를 갖습니다.
  • 예: 래치, 플립플롭, 카운터, 시퀀서 등

 

SR 래치의 종류

SR NOR Latch (E 신호 없음)

NOR 게이트 2개로 만든 SR 래치입니다.

SR NOR Latch

구성

• 입력
  • S (Set): S를 활성화하면 Q가 1로 설정(Set)
  • R (Reset): R을 활성화하면 Q가 0으로 리셋(Reset)
  • 둘 다 비활성 상태이면 이전 값을 유지
• 출력
  • Q: 켜진 상태를 기준으로 한 경우 이 값을 사용 (일반적)
  • Q' (Q의 반대값): 꺼진 상태를 기준으로 한 경우 이 값을 사용

 

NOR 기반 SR 래치의 동작표는 다음과 같습니다. (순서대로 S, R, Q)

• 0, 0, 이전 상태 유지
• 1, 0, Q = 1 (Set)
• 0, 1, Q = 0 (Reset)
• 1, 1, 금지 상태

출력이 다시 상대 게이트 입력으로 연결되어 있기 때문에 이 상태는 기억될 수 있습니다. 즉, 현재 출력이 다음 출력 결정에 다시 영향 을 주는 “피드백(feedback; 되먹임)” 구조입니다.

예를 들어 Q=0 이라고 가정할 때, S=1 를 입력하면 Q가 1이 되고, 이후 S를 다시 0으로 내려도 서로 연결된 게이트가 현재 상태를 계속 유지 하게 됩니다. 아래 GIF 이미지에서 S버튼을 눌렀다 때면 1이 0이 되지만 전구(Q)는 계속 켜져 있습니다.

SR NOR Latch GIF

 

Gated SR NOR Latch (E 신호 있음) 

입력 신호를 대신하여 앞에 다음과 같은 회로를 추가하면 Enable 신호(E)가 추가된 SR NOR Latch 회로를 만들 수 있습니다. E가 추가된 SR 래치(Gated SR Latch)는 제어 신호 (E)를 통해 출력의 변경 타이밍을 조절할 수 있는 순서논리회로입니다. 기본 SR 래치는 입력이 바뀌면 즉시 출력이 변하지만, Gated SR 래치는 Enable 신호가 활성화(E=1)되어야만 S와 R의 입력에 따라 출력이 바뀝니다.

NAND를 이용한 제어용 게이트가 설치된 Gated SR NOR Latch

Gated SR 래치는 기본 래치 앞에 입력 제어용 게이트를 추가하여 설계합니다. 제어용 게이트는 AND 또는 NAND를 사용합니다.

AND를 이용한 제어용 게이트가 설치된 Gated SR NOR Latch

 

Gated SR NOR Latch GIF

 

SR NAND Latch (E 신호 없음)

NAND 게이트로도 SR 래치를 만들 수 있는데, 이 경우 입력 논리가 반대로 동작합니다. 입력값을 SR NOR Latch와 정반대로 입력하면 결과값은 동일하게 출력됩니다.

SR NAND Latch

SR NAND Latch GIF

 

Gated SR NAND Latch (E 신호 있음)

게이트 부분을 아래와 같이 NAND로 구성하면 게이트 부분에서 한 번 반전이 되기 때문에 최종 결과는 NOR 래치와 동일하게 됩니다. 즉, 입력값을 반전시킬 필요가 없습니다.

Gated SR NAND Latch

Gated SR NAND Latch GIF

 

SR 래치의 문제점

SR 래치의 문제점은 양쪽 모두 입력 신호가 가해졌을 때의 금지 상태입니다. 이를 race condition 또는 metastable 상태라고 부릅니다. SR NOR Latch에서 S=1, R=1을 동시에 넣으면 (또는 SR NAND Latch에서 그 반대의 경우)

• 두 출력이 동시에 0이 되려 하고
• 이후 어느 쪽이 먼저 변하느냐에 따라 상태가 불안정해질 수 있습니다.

SR Latch Race Condition GIF

 

이를 보완하기 위해 SR 래치보다 다음 순차 회로들이 자주 쓰입니다.

• D 래치: Enable이 활성화된 동안 입력 D 값을 그대로 저장하는 래치
• JK 플립플롭: SR 플립플롭의 금지 상태를 없애고 J=K=1일 때 출력이 토글되는 플립플롭
• T 플립플롭: 입력이 활성화될 때마다 출력이 0↔1로 반전되는 플립플롭
• 엣지 트리거 D 플립플롭: 클럭의 상승/하강 순간(edge)에서만 입력을 저장하는 플립플롭

 

[실습] NAND IC 칩(HD74LS00P)으로 SR NAND Latch, Gated SR NAND Latch 구현

브레드보드 실습: IC 칩 사용하기 (NAND 게이트 HD74LS00P)

 

SR NAND Latch (E 없음)

2번(1B)을 6번(2Y), 3번(1Y)를 4번(2A)에 연결하는 것과, 입력이 반대로 되어있는 것을 주의해야 합니다. (버튼의 왼쪽 방향을 (+) 풀업 저항과 연결하고 오른쪽을 (-)에 연결)

NAND IC칩을 이용한 SR NAND Latch GIF

 

 

 

 

 

 

Gated SR NAND Latch (E 있음)

13번(4B)와 10번(3B)를 연결 후, 12번(4A)를 S, 9번을(3A)를 R 스위치에 연결합니다. 11번 4Y를 1A에 연결하고, 8번 3Y를 2B에 연결합니다. Gated SR NAND Latch를 이전 섹션에서 소개했던 회로도대로 연결하는 경우 입력값을 반전시킬 필요가 없습니다. (버튼의 왼쪽 방향을 (-) 풀업 저항과 연결하고 오른쪽을 (+)에 연결)

NAND IC칩을 이용한 Gated SR NAND Latch GIF